電子工程師面試經(jīng)常問到的問題
篇一：電子工程師面試經(jīng)常問到的問題
模擬電路
1、 基爾霍夫定理的內(nèi)容是什么？（仕蘭微電子）
基爾霍夫電流定律是一個(gè)電荷守恒定律,即在一個(gè)電路中流入一個(gè)節(jié)點(diǎn)的電荷與流出同一個(gè)
節(jié)點(diǎn)的電荷相等.
基爾霍夫電壓定律是一個(gè)能量守恒定律,即在一個(gè)回路中回路電壓之和為零.
2、平板電容公式(C=εS/4πkd)。（未知）
3、最基本的如三極管曲線特性。（未知）
4、描述反饋電路的概念，列舉他們的應(yīng)用。（仕蘭微電子）
正反饋電路多應(yīng)用在電子振蕩電路上,而負(fù)反饋電路則多應(yīng)用在各種高低頻放大電路上
5、負(fù)反饋種類（電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋）；負(fù)反 饋的優(yōu)點(diǎn)（降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非 線性失真，有效地?cái)U(kuò)展放大器的通頻帶，自動(dòng)調(diào)節(jié)作用）（未知）
6、放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁矗心男┓椒ǎ浚ㄊ颂m微電子）
7、頻率響應(yīng)，如：怎么才算是穩(wěn)定的，如何改變頻響曲線的幾個(gè)方法。（未知）
8、給出一個(gè)查分運(yùn)放，如何相位補(bǔ)償，并畫補(bǔ)償后的波特圖。（凹凸）
9、基本放大電路種類（電壓放大器，電流放大器，互導(dǎo)放大器和互阻放大器），優(yōu)缺 點(diǎn) ，特別是廣泛采用差分結(jié)構(gòu)的原因。（未知）
10、給出一差分電路，告訴其輸出電壓Y+和Y-,求共模分量和差模分量。（未知）
11、畫差放的兩個(gè)輸入管。（凹凸）
12、畫出由運(yùn)放構(gòu)成加法、減法、微分、積分運(yùn)算的電路原理圖。并畫出一個(gè)晶體管級(jí)的 運(yùn)放電路。（仕蘭微電子）
13、用運(yùn)算放大器組成一個(gè)10倍的放大器。（未知）
14、給出一個(gè)簡(jiǎn)單電路，讓你分析輸出電壓的特性（就是個(gè)積分電路），并求輸出端某點(diǎn) 的 rise/fall時(shí)間。(Infineon筆試試題)
15、電阻R和電容C串聯(lián)，輸入電壓為R和C之間的電壓，輸出電壓分別為C上電壓和R上電 壓
，要求制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高通濾波器，何為低通濾 波器 。當(dāng)RC<<T時(shí)，給出輸入電壓波形圖，繪制兩種電路的輸出波形圖。（未知）
16、有源濾波器和無源濾波器的原理及區(qū)別?（新太硬件）
17、有一時(shí)域信號(hào)S=V0sin(2pif0t)+V1cos(2pif1t)+2sin(2pif3t+90),當(dāng)其通過低通、 帶
通、高通濾波器后的信號(hào)表示方式。（未知）
18、選擇電阻時(shí)要考慮什么？（東信筆試題）
19、在CMOS電路中，要有一個(gè)單管作為開關(guān)管精確傳遞模擬低電平，這個(gè)單管你會(huì)用P管
還是N管，為什么？（仕蘭微電子）
20、給出多個(gè)mos管組成的電路求5個(gè)點(diǎn)的電壓。(Infineon筆試試題)
21、電壓源、電流源是集成電路中經(jīng)常用到的模塊，請(qǐng)畫出你知道的線路結(jié)構(gòu)，簡(jiǎn)單描述 其優(yōu)缺點(diǎn)。（仕蘭微電子）
22、畫電流偏置的產(chǎn)生電路，并解釋。（凹凸）
23、史密斯特電路,求回差電壓。（華為面試題）
24、晶體振蕩器,好像是給出振蕩頻率讓你求周期(應(yīng)該是單片機(jī)的,12分之一周期....) （ 華為面試題）
25、LC正弦波振蕩器有哪幾種三點(diǎn)式振蕩電路，分別畫出其原理圖。（仕蘭微電子）
26、VCO是什么,什么參數(shù)(壓控振蕩器?) （華為面試題）
27、鎖相環(huán)有哪幾部分組成？（仕蘭微電子）
28、鎖相環(huán)電路組成，振蕩器（比如用D觸發(fā)器如何搭）。（未知）
29、求鎖相環(huán)的輸出頻率，給了一個(gè)鎖相環(huán)的結(jié)構(gòu)圖。（未知）
30、如果公司做高頻電子的，可能還要RF知識(shí)，調(diào)頻，鑒頻鑒相之類，不一一列舉。（未
知）
31、一電源和一段傳輸線相連（長(zhǎng)度為L(zhǎng),傳輸時(shí)間為T），畫出終端處波形，考慮傳輸線 無損耗。給出電源電壓波形圖，要求繪制終端波形圖。（未知）
32、微波電路的匹配電阻。（未知）
33、DAC和ADC的實(shí)現(xiàn)各有哪些方法？（仕蘭微電子）
34、A/D電路組成、工作原理。（未知）
35、實(shí)際工作所需要的一些技術(shù)知識(shí)(面試容易問到)。如電路的低功耗，穩(wěn)定，高速如何 做到，調(diào)運(yùn)放，布版圖注意的地方等等,一般會(huì)針對(duì)簡(jiǎn)歷上你所寫做過的東西具體問，肯定 會(huì)問得很細(xì)（所以別把什么都寫上，精通之類的詞也別用太多了），這個(gè)東西各個(gè)人就 不 一樣了，不好說什么了。（未知）
____________________________________________________________
數(shù)字電路
1、同步電路和異步電路的區(qū)別是什么？（仕蘭微電子）
2、什么是同步邏輯和異步邏輯？（漢王筆試）
同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒有固定的因果關(guān)系。
3、什么是"線與"邏輯，要實(shí)現(xiàn)它，在硬件特性上有什么具體要求？（漢王筆試）
線與邏輯是兩個(gè)輸出信號(hào)相連可以實(shí)現(xiàn)與的功能。在硬件上，要用oc門來實(shí)現(xiàn)，由于不用 oc門可能使灌電流過大，而燒壞邏輯門。 同時(shí)在輸出端口應(yīng)加一個(gè)上拉電阻。
4、什么是Setup 和Holdup時(shí)間？（漢王筆試）
5、setup和holdup時(shí)間,區(qū)別.（南山之橋）
6、解釋setup time和hold time的定義和在時(shí)鐘信號(hào)延遲時(shí)的變化。（未知）
7、解釋setup和hold time violation，畫圖說明，并說明解決辦法。（威盛VIA2003.11. 06 上海筆試試題）
Setup/hold time 是測(cè)試芯片對(duì)輸入信號(hào)和時(shí)鐘信號(hào)之間的時(shí)間要求。建立時(shí)間是指觸發(fā) 器的時(shí)鐘信號(hào)上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間。輸入信號(hào)應(yīng)提前時(shí)鐘上升沿（如上 升沿有效）T時(shí)間到達(dá)芯片，這個(gè)T就是建立時(shí)間-Setup time.如不滿足setup time,這個(gè)數(shù)
據(jù)就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。 保 持時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時(shí)間。如果hold time 不 夠，數(shù)據(jù)同樣不能被打入觸發(fā)器.建立時(shí)間(Setup Time)和保持時(shí)間（Hold time）。建立 時(shí)間是指在時(shí)鐘邊沿前，數(shù)據(jù)信 號(hào)需要保持不變的時(shí)間。保持時(shí)間是指時(shí)鐘跳變邊沿后數(shù) 據(jù)信號(hào)需要保持不變的時(shí)間。如果不滿足建立和保持時(shí)間的話，那么DFF將不能正確地采樣
到數(shù)據(jù)，將會(huì)出現(xiàn) metastability的情況。如果數(shù)據(jù)信號(hào)在時(shí)鐘沿觸發(fā)前后持續(xù)的時(shí)間均 超過建立和保持時(shí) 間，那么超過量就分別被稱為建立時(shí)間裕量和保持時(shí)間裕量。
8、說說對(duì)數(shù)字邏輯中的競(jìng)爭(zhēng)和冒險(xiǎn)的理解，并舉例說明競(jìng)爭(zhēng)和冒險(xiǎn)怎樣消除。（仕蘭微 電子）
9、什么是競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象？怎樣判斷？如何消除？（漢王筆試）
在組合邏輯中，由于門的輸入信號(hào)通路中經(jīng)過了不同的延時(shí)，導(dǎo)致到達(dá)該門的時(shí)間不一致 叫競(jìng)爭(zhēng)。產(chǎn)生毛刺叫冒險(xiǎn)。如果布爾式中有相反的信號(hào)則可能產(chǎn)生競(jìng)爭(zhēng)和冒險(xiǎn)現(xiàn)象。解決 方法：一是添加布爾式的消去項(xiàng)，二是在芯片外部加電容。
10、你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？（漢王筆試） 常用邏輯電平：12V，5V，3.3V；TTL和CMOS不可以直接互連，由于TTL是在0.3-3.6V
篇二：電子工程師面試題目
模擬、模擬電路（Analog Circuit）：處理模擬信號(hào)的電子電路 模擬信號(hào)：時(shí)間和幅度都連續(xù)的信號(hào)（連續(xù)的含義是在某以取值范圍那可以取無窮多個(gè)數(shù)值）。
數(shù)字、數(shù)字信號(hào)指幅度的取值是離散的，幅值表示被限制在有限個(gè)數(shù)值之內(nèi)。二進(jìn)制碼就是一種數(shù)字信號(hào)。二進(jìn)制碼受噪聲的影響小，易于有數(shù)字電路進(jìn)行處理，所以得到了廣泛的應(yīng)用。
CMOS（Complementary Metal Oxide Semiconductor），互補(bǔ)金屬氧化物半導(dǎo)體，電壓控制的一種放大器件。是組成CMOS數(shù)字集成電路的基本單元。
MCU(MicroControllerUnit)中文名稱為微控制單元，又稱單片微型計(jì)算機(jī)(SingleChipMicrocomputer)或者單片機(jī)，是指隨著大規(guī)模集成電路的出現(xiàn)及其發(fā)展，將計(jì)算機(jī)的CPU、RAM、ROM、定時(shí)數(shù)器和多種I/O接口集成在一片芯片上，形成芯片級(jí)的計(jì)算機(jī)，為不同的應(yīng)用場(chǎng)合做不同組合控制。
RISC（reduced instruction set computer，精簡(jiǎn)指令集計(jì)算機(jī)）是一種執(zhí)行較少類型計(jì)算機(jī)指令的微處理器，起源于80年代的MIPS主機(jī)（即RISC機(jī)），RISC機(jī)中采用的微處理器統(tǒng)稱RISC處理器。這樣一來，它能夠以更快的速度執(zhí)行操作（每秒執(zhí)行更多百萬條指令，即MIPS）。因?yàn)橛?jì)算機(jī)執(zhí)行每個(gè)指令類型都需要額外的晶體管和電路元件，計(jì)算機(jī)指令集越大就會(huì)使微處理器更復(fù)雜，執(zhí)行操作也會(huì)更慢。
CISC、DSP、ASIC、FPGA
ASIC:專用集成電路，它是面向?qū)ｉT用途的電路，專門為一個(gè)用戶設(shè)計(jì)和制造的。根據(jù)一個(gè)用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與門陣列等其它ASIC(Application Specific IC)相比，它們又具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)
3、基爾霍夫定律的內(nèi)容是什么？（仕蘭微電子）
基爾霍夫定律（Kirchhoff Law）
基爾霍夫電流定律 （KCL）： 對(duì)任一集總參數(shù)電路中的任一節(jié)點(diǎn)，在任一瞬間，流出該節(jié)點(diǎn)的所有電流的代數(shù)和恒為零。
基爾霍夫電壓定律（KVL）： 對(duì)任一集總參數(shù)電路中的任一回路，在任一瞬間，沿此回路的各段電壓的代數(shù)和恒為零。
4、平板電容公式 C=εS/4πkd
5、三極管曲線特性。（未知）
6、描述反饋電路的概念，列舉他們的應(yīng)用。（仕蘭微電子）
反饋是將放大器輸出信號(hào)(電壓或電流)的一部分或全部,回授到放大器輸入端與輸入信號(hào)進(jìn)行比較(相加或相減),并用比較所得的有效輸入信號(hào)去控制輸出,這就是放大器的反饋過程.凡是回授到放大器輸入端的反饋信號(hào)起加強(qiáng)輸入原輸入信號(hào)的,使輸入信號(hào)增加的稱正反饋.反之則反.按其電路結(jié)構(gòu)又分為:電流反饋電路和電壓反饋電路.正反饋電路多應(yīng)用在電子振蕩電路上,而負(fù)反饋電路則多應(yīng)用在各種高低頻放大電路上.因應(yīng)用較廣,所以我們?cè)谶@里就負(fù)反饋電路加以論述.負(fù)反饋對(duì)放大器性能有四種影響: 1.負(fù)反饋能提高放大器增益的穩(wěn)定性. （溫度穩(wěn)定性）2.負(fù)反饋能使放大器的通頻帶展寬. 3.負(fù)反饋能減少放大器的失真. 4.負(fù)反饋能提高放大器的信噪比. 5.負(fù)反饋對(duì)放大器的輸出輸入電阻有影響。
7、負(fù)反饋種類
電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋
8、放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁矗心男┓椒ǎ浚ㄊ颂m微電子）
補(bǔ)償后的波特圖。（凹凸）
頻率補(bǔ)償是采用一定的手段改變集成運(yùn)放的頻率響應(yīng)，產(chǎn)生相位和頻率差的消除。 使反饋系統(tǒng)穩(wěn)定的主要方法就是頻率補(bǔ)償.
常用的辦法是在基本電路或反饋網(wǎng)絡(luò)中添加一些元件來改變反饋放大電路的開環(huán)頻率特性(主要是把高頻時(shí)最小極點(diǎn)頻率與其相近的極點(diǎn)頻率的間距拉大),破壞自激振蕩條件,經(jīng)保證閉環(huán)穩(wěn)定工作,并滿足要求的穩(wěn)定裕度,實(shí)際工作中常采用的方法是在基本放大器中接入由電容或RC元件組成的補(bǔ)償電路,來消去自激振蕩.
9、怎樣的頻率響應(yīng)算是穩(wěn)定的，如何改變頻響曲線。（未知）
右半平面無極點(diǎn)，虛軸無二階以上極點(diǎn)。
10、基本放大電路種類，優(yōu)缺點(diǎn)，特別是廣泛采用差分結(jié)構(gòu)的原因。（未知）
①共射放大電路
?具有較高的放大倍數(shù)；
?輸入和輸出信號(hào)相位相反；
?輸入電阻不高；
?輸出電阻取決于Rc的數(shù)值。若要減小輸出電阻，需要減小Rc的阻值，這將影響電路的放大倍數(shù)。
② 共集電極電路
?電壓放大倍數(shù)小于1；
?輸入和輸出信號(hào)同相；
?輸入電阻較高，信號(hào)源內(nèi)阻不很低時(shí)仍可獲取較大輸入信號(hào)；
?輸出電阻較小，所以帶負(fù)載能力較強(qiáng)。因此，它多用于輸入級(jí)或輸出級(jí)。
對(duì)由于襯底耦合產(chǎn)生的輸入共模噪聲有著抑制作用
11、給出一差分電路，告訴其輸出電壓Y+和Y-,求共模分量和差模分量。（未知）
11、畫差放的兩個(gè)輸入管。（凹凸）
12、畫出由運(yùn)放構(gòu)成加法、減法、微分、積分運(yùn)算的電路原理圖。并畫出一個(gè)晶體管級(jí)的 運(yùn)放電路。（仕蘭微電子）
13、用運(yùn)算放大器組成一個(gè)10倍的放大器。（未知）
14、給出一個(gè)簡(jiǎn)單電路，讓你分析輸出電壓的特性（就是個(gè)積分電路），并求輸出端某點(diǎn)的 rise/fall時(shí)間。(Infineon筆試試題)
15、電阻R和電容C串聯(lián)，輸入電壓為R和C之間的電壓，輸出電壓分別為C上電壓和R上電壓，要求繪制這兩種電路輸入電壓的頻譜，判斷這兩種電路
8、給出一個(gè)差分運(yùn)放，如何相位補(bǔ)償，并畫補(bǔ)為高通濾波器，何為低通濾波器。當(dāng)RC<16、有源濾波器和無源濾波器的原理及區(qū)別?（新太硬件）
17、有一時(shí)域信號(hào)S=V0sin(2pif0t)+V1cos(2pif1t)+V2sin(2pif3t+90),當(dāng)其通過低通、帶通、高通濾波器后的信號(hào)表示方式。（未知）
18、選擇電阻時(shí)要考慮什么？（東信筆試題）
19、在CMOS電路中，要有一個(gè)單管作為開關(guān)管精確傳遞模擬低電平，這個(gè)單管你會(huì)用P管還是N管，為什么？（仕蘭微電子）
20、給出多個(gè)mos管組成的電路求5個(gè)點(diǎn)的電壓。(Infineon筆試試題)
21、電壓源、電流源是集成電路中經(jīng)常用到的模塊，請(qǐng)畫出你知道的線路結(jié)構(gòu)，簡(jiǎn)單描述其優(yōu)缺點(diǎn)。（仕蘭微電子）
22、畫電流偏置的產(chǎn)生電路，并解釋。（凹凸）
23、史密斯特電路,求回差電壓。（華為面試題）
24、晶體振蕩器,好像是給出振蕩頻率讓你求周期(應(yīng)該是單片機(jī)的,12分之一周期....) （華為面試題）
25、LC正弦波振蕩器有哪幾種三點(diǎn)式振蕩電路，分別畫出其原理圖。（仕蘭微電子）
26、VCO是什么,什么參數(shù)(壓控振蕩器?) （華為面試題）
27、鎖相環(huán)有哪幾部分組成？（仕蘭微電子）
28、鎖相環(huán)電路組成，振蕩器（比如用D觸發(fā)器如何搭）。（未知）
29、求鎖相環(huán)的輸出頻率，給了一個(gè)鎖相環(huán)的結(jié)構(gòu)圖。（未知）
30、如果公司做高頻電子的，可能還要RF知識(shí)，調(diào)頻，鑒頻鑒相之類，不一一列舉。（未 知）
31、一電源和一段傳輸線相連（長(zhǎng)度為L(zhǎng),傳輸時(shí)間為T），畫出終端處波形，考慮傳輸線 無損耗。給出電源電壓波形圖，要求繪制終端波形圖。（未知）
32、微波電路的匹配電阻。（未知）
33、DAC和ADC的實(shí)現(xiàn)各有哪些方法？（仕蘭微電子）
34、A/D電路組成、工作原理。（未知）
35、實(shí)際工作所需要的一些技術(shù)知識(shí)(面試容易問到)。如電路的低功耗，穩(wěn)定，高速如何 做到，調(diào)運(yùn)放，布版圖注意的地方等等,一般會(huì)針對(duì)簡(jiǎn)歷上你所寫做過的東西具體問，肯定會(huì)問得很細(xì)（所以別把什么都寫上，精通之類的詞也別用太多了），這個(gè)東西各個(gè)人就不一樣了，不好說什么了。（未知）
數(shù)字電路
1、同步電路和異步電路的區(qū)別是什么？（仕蘭微電子）
2、什么是同步邏輯和異步邏輯？（漢王筆試）
同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒有固定的因果關(guān)系。
3、什么是"線與"邏輯，要實(shí)現(xiàn)它，在硬件特性上有什么具體要求？（漢王筆試）
線與邏輯是兩個(gè)輸出信號(hào)相連可以實(shí)現(xiàn)與的功能。在硬件上，要用oc門來實(shí)現(xiàn)，由于不用oc門可能使灌電流過大，而燒壞邏輯門。 同時(shí)在輸出端口應(yīng)加一個(gè)上拉電阻。
4、什么是Setup 和Holdup時(shí)間？（漢王筆試）
5、setup和holdup時(shí)間,區(qū)別.（南山之橋）
6、解釋setup time和hold time的定義和在時(shí)鐘信號(hào)延遲時(shí)的變化。（未知）
7、解釋setup和hold time violation，畫圖說明，并說明解決辦法。（威盛VIA2003.11.06 上海筆試試題）
Setup/hold time 是測(cè)試芯片對(duì)輸入信號(hào)和時(shí)鐘信號(hào)之間的時(shí)間要求。建立時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間。輸入信號(hào)應(yīng)提前時(shí)鐘上升沿（如上升沿有效）T時(shí)間到達(dá)芯片，這個(gè)T就是建立時(shí)間-Setup time.如不滿足setup time,這個(gè)數(shù)據(jù)就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。保持時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時(shí)間。如果hold time不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。建立時(shí)間(Setup Time)和保持時(shí)間（Hold time）。建立時(shí)間是指在時(shí)鐘邊沿前，數(shù)據(jù)信號(hào)需要保持不變的時(shí)間。保持時(shí)間是指時(shí)鐘跳變邊沿后數(shù)據(jù)信號(hào)需要保持不變的時(shí)間。如果不滿足建立和保持時(shí)間的話，那么DFF將不能正確地采樣到數(shù)據(jù)，將會(huì)出現(xiàn)metastability的情況。如果數(shù)據(jù)信號(hào)在時(shí)鐘沿觸發(fā)前后持續(xù)的時(shí)間均超過建立和保持時(shí)間，那么超過量就分別被稱為建立時(shí)間裕量和保持時(shí)間裕量。
8、說說對(duì)數(shù)字邏輯中的競(jìng)爭(zhēng)和冒險(xiǎn)的理解，并舉例說明競(jìng)爭(zhēng)和冒險(xiǎn)怎樣消除。（仕蘭微電子）
9、什么是競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象？怎樣判斷？如何消除？（漢王筆試）
在組合邏輯中，由于門的輸入信號(hào)通路中經(jīng)過了不同的延時(shí)，導(dǎo)致到達(dá)該門的時(shí)間不一致叫競(jìng)爭(zhēng)。產(chǎn)生毛刺叫冒險(xiǎn)。如果布爾式中有相反的`信號(hào)則可能產(chǎn)生競(jìng)爭(zhēng)和冒險(xiǎn)現(xiàn)象。解決方法：一是添加布爾式的消去項(xiàng)，二是在芯片外部加電容。
10、你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？（漢王筆試）
常用邏輯電平：12V，5V，3.3V；TTL和CMOS不可以直接互連，由于TTL是在0.3-3.6V之間，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接CMOS需要在輸出端口加一上拉電阻接到5V或者12V。
11、如何解決亞穩(wěn)態(tài)。（飛利浦－大唐筆試）
亞穩(wěn)態(tài)是指觸發(fā)器無法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。當(dāng)一個(gè)觸發(fā)器進(jìn)入亞穩(wěn)態(tài)時(shí)，既無法預(yù)測(cè)該單元的輸出電平，也無法預(yù)測(cè)何時(shí)輸出才能穩(wěn)定在某個(gè)正確的電平上。在這個(gè)穩(wěn)定期間，觸發(fā)器輸出一些中間級(jí)電平，或者可能處于振蕩狀態(tài)，并且這種無 用的輸出電平可以沿信號(hào)通道上的各個(gè)觸發(fā)器級(jí)聯(lián)式傳播下去。
12、IC設(shè)計(jì)中同步復(fù)位與 異步復(fù)位的區(qū)別。（南山之橋）
13、MOORE 與 MEELEY狀態(tài)機(jī)的特征。（南山之橋）
14、多時(shí)域設(shè)計(jì)中,如何處理信號(hào)跨時(shí)域。（南山之橋）
15、給了reg的setup,hold時(shí)間，求中間組合邏輯的delay范圍。（飛利浦－大唐筆試） Delay < period - setup – hold
16、時(shí)鐘周期為T,觸發(fā)器D1的建立時(shí)間最大為T1max，最小為T1min。組合邏輯電路最大延遲為T2max,最小為T2min。問，觸發(fā)器D2的建立時(shí)間T3和保持時(shí)間應(yīng)滿足什么條件。（華為）
17、給出某個(gè)一般時(shí)序電路的圖，有Tsetup,Tdelay,Tck->q,還有 clock的delay,寫出決定最大時(shí)鐘的因素，同時(shí)給出表達(dá)式。（威盛VIA 2003.11.06 上海筆試試題）
18、說說靜態(tài)、動(dòng)態(tài)時(shí)序模擬的優(yōu)缺點(diǎn)。（威盛VIA 2003.11.06 上海筆試試題）
19、一個(gè)四級(jí)的Mux,其中第二級(jí)信號(hào)為關(guān)鍵信號(hào) 如何改善timing。（威盛VIA 2003.11.06 上海筆試試題）
20、給出一個(gè)門級(jí)的圖，又給了各個(gè)門的傳輸延時(shí)，問關(guān)鍵路徑是什么，還問給出輸入，使得輸出依賴于關(guān)鍵路徑。（未知）
21、邏輯方面數(shù)字電路的卡諾圖化簡(jiǎn)，時(shí)序（同步異步差異），觸發(fā)器有幾種（區(qū)別，優(yōu) 點(diǎn)），全加器等等。（未知）
22、卡諾圖寫出邏輯表達(dá)使。（威盛VIA 2003.11.06 上海筆試試題）
篇三：電子電路工程師面試題
說明：
1、筆試共分兩部分：第一部分為基礎(chǔ)篇（必答題）；第二部分為專業(yè)篇（選答題）。
2、應(yīng)聘芯片設(shè)計(jì)崗位的同學(xué)請(qǐng)以書面形式回答問題并附簡(jiǎn)歷參加應(yīng)聘面試。
3、如不能參加現(xiàn)場(chǎng)招聘的同學(xué)，請(qǐng)將簡(jiǎn)歷和答卷郵寄或發(fā)e-mail的形式（請(qǐng)注明應(yīng)聘標(biāo)題）給我們，以便我們對(duì)您作出客觀、全面的評(píng)價(jià)。
******************
第一部分：基礎(chǔ)篇
（該部分共有試題8題,為必答題，每位應(yīng)聘者按自己對(duì)問題的理解去回答，盡可能多回答你所知道的內(nèi)容。若不清楚就寫不清楚）。
1、我們公司的產(chǎn)品是集成電路，請(qǐng)描述一下你對(duì)集成電路的認(rèn)識(shí)，列舉一些與集成電路相關(guān)的內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。
數(shù)字集成電路是將元器件和連線集成于同一半導(dǎo)體芯片上而制成的數(shù)字邏輯電路或系統(tǒng)。
模擬信號(hào)，是指幅度隨時(shí)間連續(xù)變化的信號(hào)。例如，人對(duì)著話筒講話，話筒輸出的音頻電信號(hào)就是模擬信號(hào)，收音機(jī)、收錄機(jī)、音響設(shè)備及電視機(jī)中接收、放大的音頻信號(hào)、電視信號(hào)，也是模擬信號(hào)。
數(shù)字信號(hào)，是指在時(shí)間上和幅度上離散取值的信號(hào)，例如，電報(bào)電碼信號(hào)，按一下電鍵，產(chǎn)生一個(gè)電信號(hào)，而產(chǎn)生的電信號(hào)是不連續(xù)的。這種不連續(xù)的電信號(hào)，一般叫做電脈沖或脈沖信號(hào)，計(jì)算機(jī)中運(yùn)行的信號(hào)是脈沖信號(hào)，但這些脈沖信號(hào)均代表著確切的數(shù)字，因而又叫做數(shù)字信號(hào)。在電子技術(shù)中，通常又把模擬信號(hào)以外的非連續(xù)變化的信號(hào)，統(tǒng)稱為數(shù)字信號(hào)。
FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
2、你認(rèn)為你從事研發(fā)工作有哪些特點(diǎn)？
3、基爾霍夫定理的內(nèi)容是什么？
基爾霍夫電流定律: 流入一個(gè)節(jié)點(diǎn)的電流總和等于流出節(jié)點(diǎn)的電流總和。
基爾霍夫電壓定律: 環(huán)路電壓的總和為零。
歐姆定律: 電阻兩端的電壓等于電阻阻值和流過電阻的電流的乘積。
4、描述你對(duì)集成電路設(shè)計(jì)流程的認(rèn)識(shí)。
5、描述你對(duì)集成電路工藝的認(rèn)識(shí)。
把電路所需要的晶體管、二極管、電阻器和電容器等元件用一定工藝方式制作在一小塊硅片、玻璃或陶瓷襯底上，再用適當(dāng)?shù)墓に囘M(jìn)行互連，然后封裝在一個(gè)管殼內(nèi)，使整個(gè)電路的體積大大縮小，引出線和焊接點(diǎn)的數(shù)目也大為減少。集成的設(shè)想出現(xiàn)在50年代末和60年代初，是采用硅平面技術(shù)和薄膜與厚膜技術(shù)來實(shí)現(xiàn)的。
電子集成技術(shù)按工藝方法分為以硅平面工藝為基礎(chǔ)的單片集成電路、以薄膜技術(shù)為基礎(chǔ)的薄膜集成電路和以絲網(wǎng)印刷技術(shù)為基礎(chǔ)的厚膜集成電路。
單片集成電路工藝 利用研磨、拋光、氧化、擴(kuò)散、光刻、外延生長(zhǎng)、蒸發(fā)等一整套平面工藝技術(shù)，在一小塊硅單晶片上同時(shí)制造晶體管、二極管、電阻和電容等元件，并且采用一定的隔離技術(shù)使各元件在電性能上互相隔離。然后在硅片表面蒸發(fā)鋁層并用光刻技術(shù)刻蝕成互連圖形，使元件按需要互連成完整電路，制成半導(dǎo)體單片集成電路。隨著單片集成電路從小、中規(guī)模發(fā)展到大規(guī)模、超大規(guī)模集成電路，平面工藝技術(shù)也隨之得到發(fā)展。例如，擴(kuò)散摻雜改用離子注入摻雜工藝；紫外光常規(guī)光刻發(fā)展到一整套微細(xì)加工技術(shù)，如采用電子束曝光制版、等離子刻蝕、反應(yīng)離子銑等；外延生長(zhǎng)又采用超高真空分子束外延技術(shù)；
采用化學(xué)汽相淀積工藝制造多晶硅、二氧化硅和表面鈍化薄膜；互連細(xì)線除采用鋁或金以外，還采用了化學(xué)汽相淀積重?fù)诫s多晶硅薄膜和貴金屬硅化物薄膜，以及多層互連結(jié)構(gòu)等工藝。
薄膜集成電路工藝 整個(gè)電路的晶體管、二極管、電阻、電容和電感等元件及其間的互連線,全部用厚度在1微米以下的金屬、半導(dǎo)體、金屬氧化物、多種金屬混合相、合金或絕緣介質(zhì)薄膜，并通過真空蒸發(fā)工藝、濺射工藝和電鍍等工藝重疊構(gòu)成。用這種工藝制成的集成電路稱薄膜集成電路。
薄膜集成電路中的晶體管采用薄膜工藝制作, 它的材料結(jié)構(gòu)有兩種形式：①薄膜場(chǎng)效應(yīng)硫化鎘和硒化鎘晶體管，還可采用碲、銦、砷、氧化鎳等材料制作晶體管；②薄膜熱電子放大器。薄膜晶體管的可靠性差，無法與硅平面工藝制作的晶體管相比，因而完全由薄膜構(gòu)成的電路尚無普遍的實(shí)用價(jià)值。
實(shí)際應(yīng)用的薄膜集成電路均采用混合工藝，也就是用薄膜技術(shù)在玻璃、微晶玻璃、鍍釉或拋光氧化鋁陶瓷基片上制備無源元件和電路元件間的互連線，再將集成電路、晶體管、二極管等有源器件的芯片和不便用薄膜工藝制作的功率電阻、大電容值的電容器、電感等元件用熱壓焊接、超聲焊接、梁式引線或凸點(diǎn)倒裝焊接等方式組裝成一塊完整電路。
厚膜集成電路工藝 用絲網(wǎng)印刷工藝將電阻、介質(zhì)和導(dǎo)體涂料淀積在氧化鋁、氧化鈹陶瓷或碳化硅襯底上。淀積過程是使用一細(xì)目絲網(wǎng)，制作各種膜的圖案。這種圖案用照相方法制成，凡是不淀積涂料的地方，均用乳膠阻住網(wǎng)孔。氧化鋁基片經(jīng)過清洗后印刷導(dǎo)電涂料，制成內(nèi)連接線、電阻終端焊接區(qū)、芯片粘附區(qū)、電容器的底電極和導(dǎo)體膜。制件經(jīng)干燥后，在750～950℃間的溫度焙燒成形，揮發(fā)掉膠合劑，燒結(jié)導(dǎo)體材料，隨后用印刷和燒成工藝制出電阻、電容、跨接、絕緣體和色封層。有源器件用低共熔焊、再流焊、低熔點(diǎn)凸點(diǎn)倒裝焊或梁式引線等工藝制作，然后裝在燒好的基片上，焊上引線便制成厚膜電路。厚膜電路的膜層厚度一般為 7～40微米。用厚膜工藝制備多層布線的工藝比較方便，多層工藝相容性好，可以大大提高二次集成的組裝密度。此外，等離子噴涂、火焰噴涂、印貼工藝等都是新的厚膜工藝技術(shù)。與薄膜集成電路相仿，厚膜集成電路由于厚膜晶體管尚不能實(shí)用，實(shí)際上也是采用混合工藝。
單片集成電路和薄膜與厚膜集成電路這三種工藝方式各有特點(diǎn)，可以互相補(bǔ)充。通用電路和標(biāo)準(zhǔn)電路的數(shù)量大，可采用單片集成電路。需要量少的或是非標(biāo)準(zhǔn)電路，一般選用混合工藝方式，也就是采用標(biāo)準(zhǔn)化的單片集成電路，加上有源和無源元件的混合集成電路。厚膜、薄膜集成電路在某些應(yīng)用中是互相交叉的。厚膜工藝所用工藝設(shè)備比較簡(jiǎn)易，電路設(shè)計(jì)靈活，生產(chǎn)周期短，散熱良好，所以在高壓、大功率和無源元件公差要求不太苛刻的電路中使用較為廣泛。另外，由于厚膜電路在工藝制造上容易實(shí)現(xiàn)多層布線，在超出單片集成電路能力所及的較復(fù)雜的應(yīng)用方面，可將大規(guī)模集成電路芯片組裝成超大規(guī)模集成電路，也可將單功能或多功能單片集成電路芯片組裝成多功能的部件甚至小的整機(jī)。
單片集成電路除向更高集成度發(fā)展外，也正在向著大功率、線性、高頻電路和模擬電路方面發(fā)展。不過,在微波集成電路、較大功率集成電路方面，薄膜、厚膜混合集成電路還具有優(yōu)越性。在具體的選用上，往往將各類單片集成電路和厚膜、薄膜集成工藝結(jié)合在一起，特別如精密電阻網(wǎng)絡(luò)和阻容網(wǎng)絡(luò)基片粘貼于由厚膜電阻和導(dǎo)帶組裝成的基片上，裝成一個(gè)復(fù)雜的完整的電路。必要時(shí)甚至可配接上個(gè)別超小型元件，組成部件或整機(jī)。
6、你知道的集成電路設(shè)計(jì)的表達(dá)方式有哪幾種？
7、描述一個(gè)交通信號(hào)燈的設(shè)計(jì)。
8、我們將研發(fā)人員分為若干研究方向，對(duì)協(xié)議和算法理解（主要應(yīng)用在網(wǎng)絡(luò)通信、圖象語音壓縮方面）、電子系統(tǒng)方案的研究、用MCU、DSP編程實(shí)現(xiàn)電路功能、用ASIC設(shè)計(jì)技術(shù)設(shè)計(jì)電路（包括MCU、DSP本身）、電路功能模塊設(shè)計(jì)（包括模擬電路和數(shù)字電路）、集成電路后端設(shè)計(jì)（主要是指綜合及自動(dòng)布局布線技術(shù)）、集成電路設(shè)計(jì)與工藝接口的研究。
你希望從事哪方面的研究？（可以選擇多個(gè)方向。另外，已經(jīng)從事過相關(guān)研發(fā)的人員可以詳細(xì)描述你的研發(fā)經(jīng)歷）。
【電子工程師面試經(jīng)常問到的問題】相關(guān)文章：
面試時(shí)經(jīng)常會(huì)被問到的問題01-12
最新面試中經(jīng)常會(huì)被問到的問題01-10
面試時(shí)經(jīng)常會(huì)問到的問題有哪些01-06
求職面試時(shí)經(jīng)常問到的5類基本問題01-11
外企面試最愛問到的問題06-19
面試常被問到的15個(gè)問題12-14
參加面試會(huì)被問到的問題匯總12-14